LCMXO2-256HC-4TG100C Oryginalny i nowy w konkurencyjnej cenie w magazynie Dostawca IC
Cechy produktu
Kod Pbfree | Tak |
Kodeks Rohsa | Tak |
Kod cyklu życia części | Aktywny |
Producent IHS | LATTICE SEMICONDUCTOR CORP |
Kod pakietu części | QFP |
Opis pakietu | LFQFP, |
Liczba pinów | 100 |
Osiągnij Kodeks zgodności | zgodny |
Kod ECCN | EAR99 |
Kod HTS | 8542.39.00.01 |
Producent Samacsys | Półprzewodnik kratowy |
Dodatkowa funkcja | DZIAŁA RÓWNIEŻ PRZY ZASILaniu NOMINALNYM 3,3 V |
Kod JESD-30 | S-PQFP-G100 |
Kod JESD-609 | e3 |
Długość | 14 mm |
Poziom wrażliwości na wilgoć | 3 |
Liczba dedykowanych wejść | |
Liczba linii we/wy | |
Liczba wejść | 55 |
Liczba wyjść | 55 |
Liczba terminali | 100 |
Temperatura pracy-maks | 85°C |
Temperatura pracy-min | |
Organizacja | 0 DEDYKOWANYCH WEJŚĆ, 0 WE/WY |
Funkcja wyjściowa | MIESZANY |
Materiał korpusu opakowania | PLASTIK/EPOKSYD |
Kod pakietu | LFQFP |
Kod równoważności pakietu | TQFP100, .63SQ |
Kształt opakowania | KWADRAT |
Styl opakowania | PŁASKIE OPAKOWANIE, NISKI PROFIL, Drobna podziałka |
Metoda pakowania | TACA |
Szczytowa temperatura rozpływu (Cel) | 260 |
Zasilacze | 2,5/3,3 V |
Programowalny typ logiki | FLASH PLD |
Opóźnienie propagacji | 7,36 ns |
Stan kwalifikacji | Brak kwalifikacji |
Wysokość siedzenia-maks | 1,6 mm |
Napięcie zasilania-maks | 3,462 V |
Napięcie zasilania-min | 2,375 V |
Napięcie zasilania – Nom | 2,5 V |
Montaż powierzchniowy | TAK |
Stopień temperatury | INNY |
Wykończenie terminala | Matowa cyna (Sn) |
Formularz terminala | SKRZYDŁO MEWY |
Skok terminala | 0,5 mm |
Pozycja terminala | KWADRAT |
Czas przy szczytowej temperaturze rozpływu – maks. (s) | 30 |
Szerokość | 14 mm |
Wprowadzenie produktów
Złożone programowalne urządzenie logiczne (CPLD) to układ scalony specyficzny dla aplikacji (ASIC) w układzie scalonym LSI (układ scalony dużej skali).Nadaje się do intensywnego sterowania projektami systemów cyfrowych, a jego kontrola opóźnienia jest wygodna.CPLD to jedno z najszybciej rozwijających się urządzeń w układach scalonych.
Składniki CPLD
CPLD to złożone programowalne urządzenie logiczne o dużej skali i złożonej strukturze, należące do zakresu urządzeń wielkoskalowychobwody scalone.
CPLD składa się z pięciu głównych części: bloku logicznego, makrojednostki, rozszerzonego okresu produktu, programowalnego układu przewodowego i bloku sterującego we/wy.
1. Blok tablicy logicznej (LAB)
Blok logicznej tablicy składa się z tablicy 16 makrokomórek, a wiele LABS jest połączonych ze sobą za pomocą programowalnej tablicy (PIA) i magistrali globalnej
2. Jednostka makro
Jednostka makro w serii MAX7000 składa się z trzech bloków funkcjonalnych: tablicy logicznej, macierzy wyboru produktu i rejestru programowalnego.
3. Wydłużony okres obowiązywania produktu
Jeden termin iloczynu każdej makrokomórki można odwrotnie odesłać do tablicy logicznej.
4. Programowalny układ przewodowy PIA
Każdy moduł LAB można podłączyć w celu utworzenia wymaganej logiki za pośrednictwem programowalnego układu przewodowego.Ta magistrala globalna jest programowalnym kanałem, który może połączyć dowolne źródło sygnału w urządzeniu z jego miejscem docelowym.
5. Blok sterowania wejściami/wyjściami
Blok sterujący we/wy umożliwia indywidualną konfigurację każdego pinu we/wy do pracy wejścia/wyjścia i pracy dwukierunkowej.
Porównanie CPLD i FPGA
Chociaż obaFPGAICPLDsą programowalnymi urządzeniami ASIC i mają wiele wspólnych cech, ze względu na różnice w strukturze CPLD i FPGA mają swoje własne cechy:
1.CPLD jest bardziej odpowiedni do uzupełniania różnych algorytmów i logiki kombinatorycznej, a FP GA jest bardziej odpowiedni do uzupełniania logiki sekwencyjnej.Innymi słowy, FPGA jest bardziej odpowiednia dla struktury bogatej w przerzutniki, podczas gdy CPLD jest bardziej odpowiednia dla struktury z ograniczonymi przerzutnikami i bogatą w terminy produktu.
2. Ciągła struktura routingu CPLD określa, że jego opóźnienie czasowe jest jednolite i przewidywalne, podczas gdy segmentowana struktura routingu FPGA określa jego nieprzewidywalność opóźnienia.
3.FPGA ma większą elastyczność programowania niż CPLD.CPLD programuje się poprzez modyfikację funkcji logicznej przy stałym obwodzie połączenia wewnętrznego, natomiast FPGA programuje się poprzez zmianę okablowania połączenia wewnętrznego.FP GA można programować pod bramką logiczną, natomiast CPLD można programować pod blokiem logicznym.
4. Integracja FPGA jest większa niż CPLD i ma bardziej złożoną strukturę okablowania i implementację logiki.
5.CPLD jest wygodniejszy w użyciu niż FPGA.Programowanie CPLD przy użyciu technologii E2PROM lub FASTFLASH, bez zewnętrznego układu pamięci, łatwe w użyciu.Jednak informacje programowe FPGA muszą być przechowywane w pamięci zewnętrznej, a metoda użycia jest skomplikowana.
6. CPLDS są szybsze niż FPgas i mają większą przewidywalność czasu.Dzieje się tak, ponieważ układy FPG to programowanie na poziomie bramki, a między CLBS stosowane są rozproszone połączenia wzajemne, podczas gdy CPLDS to programowanie na poziomie bloków logicznych, a połączenia między ich blokami logicznymi są skupione.
7. Pod względem programowania CPLD opiera się głównie na programowaniu pamięci E2PROM lub FLASH, czas programowania do 10 000 razy, a zaletą jest to, że informacje o programowaniu nie są tracone po wyłączeniu zasilania systemu.CPLD można podzielić na dwie kategorie: programowanie na programatorze i programowanie na systemie.Większość układów FPGA opiera się na programowaniu SRAM, informacje programowe są tracone po wyłączeniu systemu, a dane programowe muszą być zapisywane z powrotem do SRAM z zewnątrz urządzenia przy każdym włączeniu.Jego zaletą jest to, że można go zaprogramować w dowolnym momencie i można go szybko zaprogramować w pracy, tak aby uzyskać dynamiczną konfigurację na poziomie płytki i poziomu systemu.
8. Poufność CPLD jest dobra, poufność FPGA jest słaba.
9. Ogólnie rzecz biorąc, zużycie energii przez CPLD jest większe niż w przypadku FPGA, a im wyższy stopień integracji, tym bardziej oczywiste.