DS90UB953TRHBRQ1 (Podzespoły elektroniczne Układy scalone Układy scalone IC) DS90UB953TRHBRQ1

ASerializator/deserializator(SerDes) to para bloków funkcjonalnych powszechnie stosowanych w komunikacji o dużej szybkości w celu kompensacji ograniczonych wejść/wyjść.Bloki te konwertują dane pomiędzy danymi szeregowymi a interfejsami równoległymi w każdym kierunku.Termin „SerDes” ogólnie odnosi się do interfejsów używanych w różnych technologiach i zastosowaniach.Podstawowym zastosowaniem SerDes jest zapewnienie transmisji danych pojedynczą linią lub apara różnicowaw celu zminimalizowania liczby pinów I/O i połączeń wzajemnych.

Podstawowa funkcja SerDes składa się z dwóch bloków funkcjonalnych: bloku Parallel In Serial Out (PISO) (inaczej konwertera Parallel-to-Serial) i bloku Serial In Parallel Out (SIPO) (inaczej konwertera Serial-to-Parallel).Istnieją 4 różne architektury SerDes: (1) SerDes z zegarem równoległym, (2) SerDes z zegarem wbudowanym, (3) SerDes 8b/10b, (4) SerDes z przeplotem bitowym.

Blok PISO (wejście równoległe, wyjście szeregowe) zazwyczaj ma równoległe wejście zegara, zestaw linii wejściowych danych i zatrzaski danych wejściowych.Może korzystać z wewnętrznego lub zewnętrznegopętla synchronizacji fazowej (PLL)aby pomnożyć przychodzący zegar równoległy do ​​częstotliwości szeregowej.Najprostsza forma PISO ma jednąrejestr przesuwnyktóry odbiera dane równoległe raz na zegar równoległy i przesuwa je z wyższą częstotliwością zegara szeregowego.Implementacje mogą również wykorzystywać apodwójnie buforowanyzarejestruj się, aby tego uniknąćmetastabilnośćpodczas przesyłania danych pomiędzy domenami zegara.

Blok SIPO (wejście szeregowe, wyjście równoległe) zazwyczaj ma wyjście zegara odbiorczego, zestaw linii wyjściowych danych i zatrzaski danych wyjściowych.Zegar odbioru mógł zostać odzyskany z danych przez port szeregowyodzyskiwanie zegaratechnika.Jednakże SerDes, które nie transmitują zegara, używają zegara odniesienia, aby zablokować PLL na właściwej częstotliwości Tx, unikając niskichczęstotliwości harmoniczneobecny wstrumień danych.Blok SIPO następnie dzieli przychodzący zegar na częstotliwość równoległą.Implementacje zazwyczaj mają dwa rejestry połączone jako podwójny bufor.Jeden rejestr służy do taktowania strumienia szeregowego, a drugi służy do przechowywania danych dla wolniejszej, równoległej strony.

Niektóre typy SerDe obejmują bloki kodowania/dekodowania.Celem tego kodowania/dekodowania jest zazwyczaj nałożenie przynajmniej statystycznych granic na szybkość przejść sygnału, aby umożliwić łatwiejszeodzyskiwanie zegaraw odbiorniku, aby zapewnićramyi zapewnićBilans DC.