Logika i przerzutniki-SN74LVC74APWR

PrzerzutnikIZatrzaskto powszechne cyfrowe urządzenia elektroniczne z dwoma stabilnymi stanami, które można wykorzystać do przechowywania informacji, a jeden przerzutnik lub zatrzask może przechowywać 1 bit informacji.

Flip-Flop (w skrócie FF), znany również jako bramka bistabilna, znany również jako bistabilny przerzutnik, to cyfrowy obwód logiczny, który może pracować w dwóch stanach.Przerzutniki pozostają w swoim stanie do momentu otrzymania impulsu wejściowego, zwanego również wyzwalaczem.Po odebraniu impulsu wejściowego wyjście przerzutnika zmienia stan zgodnie z regułami i pozostaje w tym stanie do momentu odebrania kolejnego wyzwalacza.

Zatrzask, wrażliwy na poziom impulsu, zmienia stan pod poziomem taktowania zegara, zatrzask jest jednostką pamięci wyzwalaną poziomem, a działanie zapisu danych zależy od wartości poziomu sygnału wejściowego, tylko wtedy, gdy zatrzask znajduje się w pozycji stan włączenia, wyjście będzie się zmieniać wraz z wprowadzaniem danych.Latch różni się od flip-flop, nie jest zatrzaskiwaniem danych, sygnał na wyjściu zmienia się wraz z sygnałem wejściowym, podobnie jak sygnał przechodzący przez bufor;gdy sygnał zatrzasku działa jak zatrzask, dane są blokowane, a sygnał wejściowy nie działa.Zatrzask nazywany jest także zatrzaskiem przezroczystym, co oznacza, że ​​sygnał wyjściowy jest przezroczysty dla wejścia, gdy nie jest zablokowany.

Różnica między zatrzaskiem a przerzutnikiem
Latch i flip-flop to binarne urządzenia pamięciowe z funkcją pamięci, będące jednym z podstawowych urządzeń do komponowania różnych logicznych układów taktowania.Różnica jest taka, że ​​zatrzask jest powiązany ze wszystkimi sygnałami wejściowymi, gdy zmienia się sygnał wejściowy, zatrzask zmienia się, nie ma końcówki zegara;przerzutnik jest sterowany przez zegar, tylko wtedy, gdy zegar jest wyzwalany w celu próbkowania bieżącego wejścia i generowania sygnału wyjściowego.Oczywiście, ponieważ zarówno zatrzask, jak i przerzutnik są logiką taktowania, sygnał wyjściowy jest nie tylko powiązany z bieżącym wejściem, ale także z poprzednim wyjściem.

1. zatrzask jest wyzwalany poziomem, a nie sterowaniem synchronicznym.DFF jest wyzwalany przez zbocze zegara i sterowanie synchroniczne.

2. zatrzask jest wrażliwy na poziom wejściowy i ma na niego wpływ opóźnienie okablowania, dlatego trudno jest zapewnić, że na wyjściu nie będą powstawały zadziory;DFF rzadziej powoduje powstawanie zadziorów.

3. Jeśli używasz obwodów bramek do budowy zatrzasku i DFF, zatrzask zużywa mniej zasobów bramy niż DFF, co jest lepszym miejscem dla zatrzasku niż DFF.Dlatego integracja użycia zatrzasku w ASIC jest większa niż w DFF, ale odwrotnie jest w FPGA, ponieważ w FPGA nie ma standardowej jednostki zatrzasku, ale jest jednostka DFF, a LATCH potrzebuje więcej niż jednego LE do realizacji.zatrzask jest wyzwalany poziomem, co jest równoznaczne z posiadaniem końca aktywującego, a po aktywacji (w momencie aktywacji poziomu) jest równoważne przewodowi, który zmienia się wraz z wyjściem. Wyjście zmienia się wraz z wyjściem.W stanie wyłączonym należy zachować oryginalny sygnał, co widać i widać różnicę w przerzutnikach, w rzeczywistości często zatrzask nie zastępuje ff.

4, zatrzask stanie się niezwykle złożoną statyczną analizą taktowania.

5, obecnie zatrzask jest używany tylko w bardzo zaawansowanych obwodach, takich jak procesor Intel P4.Układ FPGA ma moduł zatrzasku, moduł rejestru można skonfigurować jako moduł zatrzasku, w instrukcji obsługi xilinx v2p zostanie skonfigurowany jako moduł rejestru/zatrzasku, załącznikiem jest schemat struktury półplasterka xilinx.Inne modele i producenci układów FPGA nie poszli sprawdzić.--Osobiście uważam, że xilinx jest w stanie bezpośrednio dopasować alterę, co może być większym problemem, do kilku LE do zrobienia, jednak nie urządzenie xilinx, każdy plasterek można tak skonfigurować, jedyny interfejs DDR Altery ma specjalny moduł zatrzasku, zazwyczaj tylko w konstrukcji zatrzasku zostanie zastosowany obwód dużej prędkości.ALTERA LE nie ma struktury zatrzaskowej, sprawdź sp3 i sp2e, a innych nie sprawdzaj, instrukcja mówi, że ta konfiguracja jest obsługiwana.Wyrażenie wangdian dotyczące altery jest poprawne, ff altery nie może być skonfigurowane do zatrzaskiwania, używa tabeli przeglądowej do implementacji zatrzasku.

Ogólna zasada projektowania brzmi: w większości projektów należy unikać zatrzasków.pozwoli ci zaprojektować, że czas jest gotowy i jest bardzo ukryty, nie-weteran nie może go znaleźć.Zatrzask największym zagrożeniem jest nie filtrowanie zadziorów.Jest to niezwykle niebezpieczne dla następnego poziomu obwodu.Dlatego dopóki możesz korzystać z miejsca na klapkę D, nie używaj zatrzasku.