Serializator LVDS 2975 Mb/s Motoryzacyjny 40-stykowy WQFN EP T/R DS90UB927QSQX/NOPB
Cechy produktu
| TYP | OPIS |
| Kategoria | Układy scalone (IC) |
| Mfr | Instrumenty Teksasu |
| Seria | Motoryzacja, AEC-Q100 |
| Pakiet | Taśma i szpula (TR) Taśma cięta (CT) Digi-Reel® |
| SPQ | 2500T&R |
| Stan produktu | Aktywny |
| Funkcjonować | Serializator |
| Prędkość transmisji danych | 2,975 Gb/s |
| WejścieTyp | Łącze FPD, LVDS |
| Typ wyjścia | FPD-Link III, LVDS |
| Liczba wyjść | 13 |
| Liczba wyjść | 1 |
| Napięcie zasilające | 3 V ~ 3,6 V |
| temperatura robocza | -40°C ~ 105°C (TA) |
| Typ mocowania | Montaż powierzchniowy |
| Opakowanie/etui | Odsłonięta podkładka 40-WFQFN |
| Pakiet urządzeń dostawcy | 40-WQFN (6x6) |
| Podstawowy numer produktu | DS90UB927 |
1.
Analizując przebieg i2c slave'a, odkryjesz również bardzo ciekawe zjawisko, podczas odczytu danych rejestru slave najpierw wyda swój przebieg do wstępnego odczytu, na przykład w celu odczytania zarejestrowanego adresu 0x00 danych, zobaczysz na przebiegu po tym, jak urządzenie główne nadało rejestrowi zapisu adres 0x00, następnie wyda adres urządzenia podrzędnego do odczytu (R/W = (R/W = 1), urządzenie podrzędne wystawi 8 przebiegów SCL do wstępnego odczytu natychmiast po otrzymaniu przebiegu wydane, a te 8 zegarów nie odpowiadają po stronie mastera, master zostanie wydany później, więc slave jest równoznaczny z wydaniem jako pierwszy.
Projekt tego miejsca jest bardzo sprytny, ponieważ protokół i2c przewiduje, że rozciągnięcie i2c może wystąpić tylko w dziewiątym bicie, czyli bicie ACK.nie można pobrać przebiegu i w tym momencie nie są odbierane żadne dane z urządzenia podrzędnego, więc wystąpił problem.
Podejście TI polega na tym, że skoro z przodu następuje akcja zapisu, po której następuje odczyt adresu urządzenia podrzędnego wysłanego bezpośrednio po nim, jasne jest, że zarejestrowany adres do odczytania jest tym zapisanym z przodu, więc urządzenie nadrzędne wyśle odczytany adres urządzenia podrzędnego podczas 9-bitowego ściągania ACK podczas wysyłania ośmiu SCL do odczytu i zapisu rejestru, a następnie zwolnienia SCL, urządzenie master wykrywa zwolnienie SCL po tym, jak urządzenie master wykryje, że SCL jest zwolnione i retransmituje zegar odczytu danych, w którym to momencie dane są zwracane do PROCESOR.
2.
Wspólne warunki lub terminologia LVDS
1) Para różnicowa: odnosi się do transmisji sygnału LVDS przy użyciu dwóch sterowników wyjściowych do napędzania dwóch linii transmisyjnych, jednej przenoszącej sygnał, a drugiej przenoszącej sygnał uzupełniający.Wymagany sygnał to różnica napięcia na dwóch liniach przesyłowych, które przenoszą informację o sygnale, która ma zostać przesłana.
2) Para sygnałów: odnosi się do obwodu interfejsu LVDS, w którym na wyjściu każdego kanału transmisji danych lub kanału transmisji zegara znajdują się dwa sygnały (wyjście dodatnie i ujemne)
3) Źródło: urządzenie generujące zbiór tekstu, grafiki, obrazów, danych audio i wideo.
4) Odbiornik (Sink): urządzenie przetwarzające i wyświetlające dane.
5) FPD-LINK: Flat Panel Display Link, specyfikacja szybkiego cyfrowego interfejsu wideo oparta na standardzie LVDS stworzona przez firmę National Semiconductor w 1996 r. (przejęta przez Texas Instruments TI w 2011 r.) w celu obsługi przesyłania danych z kontrolera graficznego do wyświetlacza LCD płyta.
6) GMSL: Gigabit Multimedia Serial Link, format protokołu transmisji sygnału LVDS opracowany przez firmę Maxim w oparciu o standard LVDS.
7) Kanał przesyłania: kanał szybkiej transmisji danych z serializatora do deserializatora.
8) Kanał zwrotny: Nazywany także kanałem zwrotnym, odnosi się do kanału transmisji danych o niskiej prędkości z deserializatora do serializatora.
