Merrillchip Nowy i oryginalny w magazynie Komponenty elektroniczne układ scalony IC DS90UB928QSQX/NOPB

1.

FPDLINK to szybka różnicowa magistrala transmisyjna zaprojektowana przez TI, używana głównie do przesyłania danych obrazu, takich jak dane z kamery i wyświetlacza.Standard stale ewoluuje, od oryginalnej pary linii przesyłającej obrazy w rozdzielczości 720P przy 60 klatkach na sekundę do obecnej możliwości przesyłania obrazu w rozdzielczości 1080P przy 60 klatkach na sekundę, a kolejne chipy obsługują jeszcze wyższe rozdzielczości obrazu.Odległość transmisji jest również bardzo duża i sięga około 20 m, co czyni go idealnym do zastosowań motoryzacyjnych.

FPDLINK posiada szybki kanał nadawczy do przesyłania szybkich danych obrazu i niewielkiej części danych sterujących.Istnieje również kanał zwrotny o stosunkowo niskiej prędkości do przesyłania informacji sterowania zwrotnego.Komunikacja do przodu i do tyłu tworzy dwukierunkowy kanał sterujący, co prowadzi do sprytnej konstrukcji I2C w FPDLINK, która zostanie omówiona w tym artykule.

FPDLINK jest używany w połączeniu z serializatorem i deserializatorem. Procesor można podłączyć do serializatora lub deserializatora, w zależności od aplikacji.Na przykład w aplikacji aparatu czujnik kamery łączy się z serializatorem i wysyła dane do deserializatora, podczas gdy procesor odbiera dane wysłane z deserializatora.W aplikacji wyświetlającej procesor wysyła dane do serializatora, a deserializator odbiera dane z serializatora i wysyła je na ekran LCD w celu wyświetlenia.

2.

Układ i2c procesora można następnie podłączyć do układu i2c serializatora lub deserializatora.Układ FPDLINK odbiera informacje I2C wysyłane przez procesor i przesyła je na drugi koniec za pośrednictwem FPDLINK.Jak wiemy, w protokole i2c synchronizacja SDA odbywa się poprzez SCL.W zastosowaniach ogólnych dane są zatrzaskiwane na zboczu narastającym SCL, co wymaga, aby urządzenie master lub slave było gotowe na przyjęcie danych na zboczu opadającym SCL.Jednakże w FPDLINK, ponieważ transmisja FPDLINK jest zsynchronizowana, nie ma problemu, gdy master wysyła dane, co najwyżej slave odbiera dane kilka zegarów później niż master je wysyła, ale pojawia się problem, gdy slave odpowiada masterowi na przykład, gdy slave odpowiada masterowi ACK, gdy ACK jest przesyłane do mastera, jest już później niż czas wysłany przez slave, tj. minęło już opóźnienie FPDLINK i mogło przeoczyć narastanie krawędź SCL.

Na szczęście protokół i2c uwzględnia tę sytuację.specyfikacja i2c określa właściwość zwaną i2c stretch, co oznacza, że ​​i2c slave może pobrać SCL przed wysłaniem ACK, jeśli nie jest gotowy, więc master nie powiedzie się przy próbie podciągnięcia SCL, więc master będzie kontynuował próbę podnieś SCL i poczekaj na. Dlatego analizując przebieg i2c po stronie urządzenia podrzędnego FPDLINK, odkryjemy, że za każdym razem, gdy wysyłana jest część adresu urządzenia podrzędnego, jest tylko 8 bitów, a odpowiedź na potwierdzenie ACK zostanie wysłana później.

Układ FPDLINK firmy TI w pełni wykorzystuje tę funkcję, zamiast po prostu przesyłać dalej odebrany przebieg i2c (tzn. zachowując tę ​​samą prędkość transmisji co nadawca), retransmituje odebrane dane z szybkością transmisji ustawioną w chipie FPDLINK.Dlatego należy o tym pamiętać podczas analizowania kształtu fali i2c po stronie urządzenia FPDLINK Slave.Szybkość transmisji i2c procesora może wynosić 400 K, ale szybkość transmisji i2c po stronie urządzenia podrzędnego FPDLINK wynosi 100 K lub 1 M, w zależności od wysokich i niskich ustawień SCL w chipie FPDLINK.