Nowy oryginalny XQR17V16CC44V Spot Stock FPGA programowalna matryca bramek logika Ic Chip układy scalone

Xilinx wprowadza pamięci PROM QPro™ XQR17V16 o wysokiej gęstości, wzmocnione promieniowaniem, konfiguracyjne QML, które zapewniają łatwą w użyciu, opłacalną metodę przechowywania dużych strumieni bitów konfiguracyjnych Xilinx FPGA.XQR17V16CC44V to urządzenie o napięciu 3,3 V i pojemności 16 Mb, które może działać w trybie szeregowym lub w trybie bajtowym.dla uproszczonego schematu blokowego architektury urządzenia XQR17V16.

Kiedy FPGA znajduje się w trybie Master Serial, generuje zegar konfiguracyjny sterujący pamięcią PROM.Po krótkim czasie dostępu po narastającym zboczu zegara dane pojawiają się na pinie wyjściowym PROM DATA, który jest podłączony do pinu DIN FPGA.Układ FPGA generuje odpowiednią liczbę impulsów zegarowych, aby zakończyć konfigurację.Po skonfigurowaniu wyłącza PROM.Kiedy FPGA jest w trybie szeregowym Slave, zarówno PROM, jak i FPGA muszą być taktowane przez przychodzący sygnał.

Gdy układ FPGA znajduje się w trybie Master SelectMAP, generuje zegar konfiguracyjny sterujący pamięcią PROM i FPGA.Po narastającym zboczu CCLK dane są dostępne na pinach PROM DATA (D0-D7).Dane będą taktowane w FPGA po zboczu narastającym CCLK.Kiedy FPGA jest w trybie Slave SelectMAP, zarówno PROM, jak i FPGA muszą być taktowane sygnałem przychodzącym.Do sterowania CCLK można użyć oscylatora swobodnego.Wiele urządzeń można połączyć, wykorzystując wyjście CEO do sterowania wejściem CE następnego urządzenia.Wejścia zegara i wyjścia DATA wszystkich PROMów w tym łańcuchu są ze sobą połączone.Wszystkie urządzenia są kompatybilne i można je łączyć kaskadowo z innymi członkami rodziny.Do programowania urządzeń oprogramowanie Xilinx ISE Foundation lub ISE WebPACK kompiluje plik projektu FPGA do standardowego formatu szesnastkowego, który jest następnie przesyłany do większości komercyjnych programistów PROM.

Cechy
• Odporność na Latch-Up na LET >120 MeV/cm2/mg
• Gwarantowany TID 50 kRad(Si) zgodnie ze specyfikacją 1019.5
• Wykonane na podłożu epitaksjalnym
• Pojemność pamięci 16Mbit
• Gwarantowana praca w pełnym wojskowym zakresie temperatur: –55°C do +125°C
• Jednorazowo programowalna (OTP) pamięć tylko do odczytu przeznaczona do przechowywania strumieni bitów konfiguracyjnych urządzeń Xilinx FPGA
• Podwójne tryby konfiguracji
♦ Konfiguracja szeregowa (do 33 Mb/s)
♦ Równolegle (do 264 Mb/s przy 33 MHz)
• Prosty interfejs do układów FPGA Xilinx QPro
• Możliwość kaskadowania do przechowywania dłuższych lub wielu strumieni bitów
• Programowalna polaryzacja resetowania (aktywna wysoka lub aktywna niska) w celu zapewnienia kompatybilności z różnymi rozwiązaniami FPGA
• Proces z bramką pływającą CMOS o niskim poborze mocy
• Napięcie zasilania 3,3 V
• Dostępne w pakietach ceramicznych CK44(1)
• Wsparcie programistyczne ze strony wiodących producentów programistów
• Wsparcie projektowe przy użyciu pakietów oprogramowania ISE Foundation lub ISE WebPACK
• Gwarantowane przechowywanie danych przez 20 lat
Programowanie
Urządzenia można programować przy użyciu programistów dostarczonych przez firmę Xilinx lub kwalifikowanych dostawców zewnętrznych.Użytkownik musi zadbać o zastosowanie odpowiedniego algorytmu programowania oraz najnowszą wersję oprogramowania programatora.Zły wybór może trwale uszkodzić urządzenie.
Opis
• Odporność na Latch-Up na LET >120 MeV/cm2/mg
• Gwarantowany TID 50 kRad(Si) zgodnie ze specyfikacją 1019.5
• Wykonane na podłożu epitaksjalnym
• Pojemność pamięci 16Mbit
• Gwarantowana praca w pełnym wojskowym zakresie temperatur: –55°C do +125°C
• Jednorazowo programowalna (OTP) pamięć tylko do odczytu przeznaczona do przechowywania strumieni bitów konfiguracyjnych urządzeń Xilinx FPGA
• Podwójne tryby konfiguracji
♦ Konfiguracja szeregowa (do 33 Mb/s)
♦ Równolegle (do 264 Mb/s przy 33 MHz)
• Prosty interfejs do układów FPGA Xilinx QPro
• Możliwość kaskadowania do przechowywania dłuższych lub wielu strumieni bitów
• Programowalna polaryzacja resetowania (aktywna Wysoka lub aktywna
Niski) dla kompatybilności z różnymi rozwiązaniami FPGA
• Proces z bramką pływającą CMOS o niskim poborze mocy
• Napięcie zasilania 3,3 V
• Dostępne w pakietach ceramicznych CK44(1)
• Wsparcie programistyczne ze strony wiodącego programisty
producenci
• Wsparcie projektowe przy użyciu ISE Foundation lub ISE
Pakiety oprogramowania WebPACK
• Gwarantowane przechowywanie danych przez 20 lat