Mikrokontroler Semicon Regulator napięcia Układy scalone TPS62420DRCR SON10 Komponenty elektroniczne Usługa listy BOM
Cechy produktu
TYP | OPIS |
Kategoria | Układy scalone (IC) |
Mfr | Instrumenty Teksasu |
Seria | - |
Pakiet | Taśma i szpula (TR) Taśma cięta (CT) Digi-Reel® |
SPQ | 3000T&R |
Stan produktu | Aktywny |
Funkcjonować | Spadek |
Konfiguracja wyjściowa | Pozytywny |
Topologia | Bryknięcie |
Typ wyjścia | Nastawny |
Liczba wyjść | 2 |
Napięcie — wejście (min) | 2,5 V |
Napięcie — wejście (maks.) | 6V |
Napięcie — moc wyjściowa (min./stała) | 0,6 V |
Napięcie — wyjście (maks.) | 6V |
Prąd - Wyjście | 600mA, 1A |
Częstotliwość - przełączanie | 2,25 MHz |
Prostownik synchroniczny | Tak |
temperatura robocza | -40°C ~ 85°C (TA) |
Typ mocowania | Montaż powierzchniowy |
Opakowanie/etui | Odsłonięta podkładka 10-VFDFN |
Pakiet urządzeń dostawcy | 10-VSON (3x3) |
Podstawowy numer produktu | TPS62420 |
Koncepcja opakowania:
Wąskie znaczenie: proces układania, mocowania i łączenia chipów i innych elementów na ramie lub podłożu przy użyciu technologii folii i technik mikrofabrykacji, prowadzący do terminali i mocowania ich poprzez zalewanie plastycznym środkiem izolacyjnym w celu utworzenia ogólnej trójwymiarowej struktury.
Najogólniej rzecz biorąc: proces łączenia i mocowania pakietu do podłoża, składania go w kompletny system lub urządzenie elektroniczne i zapewniający kompleksowe działanie całego systemu.
Funkcje osiągane przez pakowanie chipów.
1. przekazywanie funkcji;2. przesyłanie sygnałów obwodów;3. zapewnienie środków do odprowadzania ciepła;4. ochrona i wsparcie konstrukcji.
Poziom techniczny inżynierii opakowań.
Inżynieria pakowania rozpoczyna się po wykonaniu układu scalonego i obejmuje wszystkie procesy przed wklejeniem i zamocowaniem układu scalonego, połączeniem go, hermetyzowaniem, uszczelnieniem i zabezpieczeniem, podłączeniem do płytki drukowanej i złożeniem systemu aż do ukończenia produktu końcowego.
Pierwszy poziom: znany również jako pakowanie na poziomie chipa, to proces mocowania, łączenia i zabezpieczania chipa IC z podłożem opakowania lub ramą wyprowadzeniową, czyniąc go modułem (montażem), który można łatwo podnieść, przetransportować i podłączyć na kolejny poziom montażu.
Poziom 2: Proces łączenia kilku pakietów z poziomu 1 z innymi komponentami elektronicznymi w celu utworzenia karty drukowanej.Poziom 3: Proces łączenia kilku kart obwodów złożonych z pakietów ukończonych na poziomie 2 w celu utworzenia komponentu lub podsystemu na płycie głównej.
Poziom 4: Proces złożenia kilku podsystemów w kompletny produkt elektroniczny.
W chipie.Proces łączenia elementów układu scalonego w chipie nazywany jest również pakowaniem na poziomie zerowym, dlatego też inżynierię opakowań można wyróżnić również na pięciu poziomach.
Klasyfikacja pakietów:
1, w zależności od liczby układów scalonych w opakowaniu: pakiet jednoukładowy (SCP) i pakiet wieloukładowy (MCP).
2, zgodnie z rozróżnieniem materiału uszczelniającego: materiały polimerowe (tworzywa sztuczne) i ceramika.
3, zgodnie z trybem połączenia urządzenia i płytki drukowanej: typ wkładania pinów (PTH) i typ montażu powierzchniowego (SMT) 4, zgodnie z formą rozkładu pinów: kołki jednostronne, kołki dwustronne, kołki czterostronne i dolne szpilki.
Urządzenia SMT mają metalowe kołki typu L, typu J i typu I.
SIP: pakiet jednorzędowy SQP: pakiet zminiaturyzowany MCP: pakiet z metalowym garnkiem DIP: pakiet dwurzędowy CSP: pakiet wielkości chipa QFP: pakiet czterostronny płaski PGA: pakiet z matrycą punktową BGA: pakiet z siatką kulkową LCCC: bezołowiowy nośnik ceramiczny