XC7Z100-2FFG900I – układy scalone, wbudowane, system na chipie (SoC)

Podstawowa architektura SoC

Typowa architektura typu system-on-chip składa się z następujących komponentów:
- Co najmniej jeden mikrokontroler (MCU) lub mikroprocesor (MPU) lub procesor sygnałowy (DSP), ale może być wiele rdzeni procesora.
- Pamięć może obejmować jedną lub więcej pamięci RAM, ROM, EEPROM i flash.
- Oscylator i obwód pętli synchronizacji fazowej do dostarczania sygnałów impulsowych czasu.
- Urządzenia peryferyjne składające się z liczników i timerów, obwody zasilania.
- Interfejsy dla różnych standardów łączności, takich jak USB, FireWire, Ethernet, uniwersalny asynchroniczny transceiver i szeregowe interfejsy peryferyjne itp.
- ADC/DAC do konwersji sygnałów cyfrowych i analogowych.
- Obwody regulacji napięcia i regulatory napięcia.
Ograniczenia SoC

Obecnie projektowanie architektur komunikacyjnych SoC jest stosunkowo dojrzałe.Większość producentów chipów wykorzystuje architektury SoC do produkcji chipów.Jednakże w miarę jak aplikacje komercyjne w dalszym ciągu będą dążyć do współistnienia i przewidywalności instrukcji, liczba rdzeni zintegrowanych w chipie będzie nadal rosła, a architektury SoC oparte na magistrali będą coraz trudniejsze do sprostania rosnącym wymaganiom obliczeń.Głównymi przejawami tego są
1. słaba skalowalność.Projektowanie systemu soC rozpoczyna się od analizy wymagań systemowych, która identyfikuje moduły w systemie sprzętowym.Aby system działał poprawnie, pozycja każdego modułu fizycznego w SoC na chipie jest względnie stała.Po ukończeniu projektu fizycznego należy wprowadzić modyfikacje, co w rzeczywistości może stanowić proces przeprojektowania.Z drugiej strony układy SoC oparte na architekturze magistrali mają ograniczoną liczbę rdzeni procesorów, które można na nich rozszerzyć ze względu na nieodłączny mechanizm komunikacji arbitrażowej architektury magistrali, tj. tylko jedna para rdzeni procesora może komunikować się w tym samym czasie.
2. Dzięki architekturze magistrali opartej na wyjątkowym mechanizmie każdy moduł funkcjonalny w SoC może komunikować się z innymi modułami w systemie dopiero po przejęciu kontroli nad magistralą.Ogólnie rzecz biorąc, gdy moduł nabywa uprawnienia do arbitrażu magistrali do komunikacji, inne moduły w systemie muszą poczekać, aż magistrala będzie wolna.
3. Problem z synchronizacją pojedynczego zegara.Struktura magistrali wymaga globalnej synchronizacji, jednak w miarę zmniejszania się rozmiaru cech procesu, częstotliwości roboczej szybko wzrastającej, osiągając później 10 GHz, wpływ opóźnienia połączenia będzie tak poważny, że zaprojektowanie globalnego drzewa zegara będzie niemożliwe , a ze względu na ogromną sieć zegarową, jego pobór mocy zajmie większość całkowitego zużycia energii przez chip.