Komponenty elektroniczne Układy scalone Układy scalone XC7A75T-2FGG484I IC FPGA 285 I/O 484FBGA
Cechy produktu
TYP | OPIS |
Kategoria | Układy scalone (IC)OsadzonyUkłady FPGA (programowalna macierz bramek) |
Mfr | AMD Xilinx |
Seria | Artix-7 |
Pakiet | Taca |
Standardowe opakowanie | 60 |
Stan produktu | Aktywny |
Liczba LAB/CLB | 5900 |
Liczba elementów/komórek logicznych | 75520 |
Całkowita liczba bitów RAM | 3870720 |
Liczba wejść/wyjść | 285 |
Napięcie zasilające | 0,95 V ~ 1,05 V |
Typ mocowania | Montaż powierzchniowy |
temperatura robocza | -40°C ~ 100°C (TJ) |
Opakowanie/etui | 484-BBGA |
Pakiet urządzeń dostawcy | 484-FBGA (23×23) |
Podstawowy numer produktu | XC7A75 |
Urządzenia adaptacyjne są idealnym wyborem
Używanie urządzeń Xilinx w urządzeniach zabezpieczających nowej generacji nie tylko rozwiązuje problemy z przepustowością i opóźnieniami, ale ma także inne korzyści, takie jak umożliwienie korzystania z nowych technologii, takich jak modele uczenia maszynowego, Secure Access Service Edge (SASE) i szyfrowanie postkwantowe.
Urządzenia Xilinx stanowią idealną platformę do akceleracji sprzętowej dla tych technologii, ponieważ wymagań dotyczących wydajności nie można spełnić za pomocą implementacji opartych wyłącznie na oprogramowaniu.Xilinx stale rozwija i aktualizuje własność intelektualną, narzędzia, oprogramowanie i projekty referencyjne dla istniejących i nowej generacji rozwiązań bezpieczeństwa sieciowego.
Ponadto urządzenia Xilinx oferują wiodące w branży architektury pamięci z funkcją miękkiego wyszukiwania IP z klasyfikacją przepływu, co czyni je najlepszym wyborem do zastosowań związanych z bezpieczeństwem sieci i zaporami sieciowymi.
Wykorzystanie układów FPGA jako procesorów ruchu w celu zapewnienia bezpieczeństwa sieci
Ruch do i z urządzeń zabezpieczających (zapór sieciowych) jest szyfrowany na wielu poziomach, a szyfrowanie/deszyfrowanie warstwy L2 (MACSec) jest przetwarzane w węzłach sieci warstwy łącza (L2) (przełącznikach i routerach).Przetwarzanie poza warstwą L2 (warstwa MAC) zazwyczaj obejmuje głębsze analizowanie, deszyfrowanie tunelu L3 (IPSec) i szyfrowany ruch SSL z ruchem TCP/UDP.Przetwarzanie pakietów obejmuje analizowanie i klasyfikację przychodzących pakietów oraz przetwarzanie dużych wolumenów ruchu (1-20M) z dużą przepustowością (25-400Gb/s).
Ze względu na dużą liczbę wymaganych zasobów obliczeniowych (rdzeniowych), jednostki NPU można wykorzystać do stosunkowo szybszego przetwarzania pakietów, ale skalowalne przetwarzanie ruchu z niskimi opóźnieniami i wysoką wydajnością nie jest możliwe, ponieważ ruch jest przetwarzany przy użyciu rdzeni MIPS/RISC i planowania takich rdzeni w oparciu o ich dostępność jest trudne.Zastosowanie urządzeń zabezpieczających opartych na FPGA może skutecznie wyeliminować te ograniczenia architektur opartych na procesorach i NPU.
Przetwarzanie bezpieczeństwa na poziomie aplikacji w układach FPGA
Układy FPGA idealnie nadają się do wbudowanego przetwarzania zabezpieczeń w zaporach sieciowych nowej generacji, ponieważ skutecznie spełniają potrzebę wyższej wydajności, elastyczności i działania o niskim opóźnieniu.Ponadto układy FPGA mogą również implementować funkcje bezpieczeństwa na poziomie aplikacji, co może dodatkowo zaoszczędzić zasoby obliczeniowe i poprawić wydajność.
Typowe przykłady przetwarzania bezpieczeństwa aplikacji w układach FPGA obejmują
- Silnik odciążający TTCP
- Dopasowywanie wyrażeń regularnych
- Przetwarzanie szyfrowania asymetrycznego (PKI).
- Przetwarzanie TLS