Xilinx/XC7K480T-2FFG1156I/XC7K480T/IC BOM FPGA/układ scalony

Dane techniczne

Przegląd układów FPGA XC7K480T-2FFG1156I
Ogólny opis
Układy FPGA serii Xilinx® 7 obejmują cztery rodziny FPGA, które odpowiadają pełnemu zakresowi wymagań systemowych, począwszy od tanich, małych rozmiarów, wrażliwych na koszty aplikacji o dużej objętości, po ultrawysokiej przepustowości łączności, pojemności logicznej i możliwości przetwarzania sygnału dla najbardziej wymagających zastosowań o wysokiej wydajności.Układy FPGA serii 7 obejmują:
• Rodzina Spartan®-7: zoptymalizowana pod kątem niskich kosztów, najniższej mocy i wysokiej wydajności we/wy.Dostępne w niedrogich, bardzo małych opakowaniach o najmniejszej powierzchni PCB.
• Rodzina Artix®-7: zoptymalizowana pod kątem zastosowań o niskim poborze mocy, wymagających szeregowych transceiverów oraz wysokiej przepustowości DSP i logiki.Zapewnia najniższy całkowity koszt zestawienia materiałów dla zastosowań wymagających dużej przepustowości i wrażliwych na koszty.
• Rodzina Kintex®-7: zoptymalizowana pod kątem najlepszego stosunku ceny do wydajności z 2-krotnym ulepszeniem w porównaniu z poprzednią generacją, umożliwiając nową klasę układów FPGA.
• Rodzina Virtex®-7: zoptymalizowana pod kątem najwyższej wydajności i pojemności systemu z 2-krotnym wzrostem wydajności systemu.Urządzenia o najwyższych możliwościach dzięki technologii stosowych połączeń krzemowych (SSI).
Zbudowane w oparciu o najnowocześniejszą, wysokowydajną technologię procesową o niskim poborze mocy (HPL), 28 nm i bramce metalowej o wysokiej k (HKMG), układy FPGA serii 7 umożliwiają niezrównany wzrost wydajności systemu o 2,9 Tb/s s przepustowości we/wy, pojemność komórek logicznych 2 miliony i procesor DSP 5,3 TMAC/s, zużywając przy tym o 50% mniej energii niż urządzenia poprzedniej generacji, co stanowi w pełni programowalną alternatywę dla układów ASSP i ASIC.
Cechy
• Zaawansowana, wysokowydajna logika FPGA oparta na technologii rzeczywistej 6-wejściowej tablicy przeglądowej (LUT), konfigurowalna jako pamięć rozproszona.
• Dwuportowa blokowa pamięć RAM o pojemności 36 Kb z wbudowaną logiką FIFO do buforowania danych w chipie.
• Wysokowydajna technologia SelectIO™ z obsługą interfejsów DDR3 do 1866 Mb/s.
• Szybka łączność szeregowa z wbudowanymi wielogigabitowymi transceiverami od 600 Mb/s do maksymalnej szybkości 6,6 Gb/s do 28,05 Gb/s, oferująca specjalny tryb niskiego poboru mocy, zoptymalizowany pod kątem interfejsów chip-chip .
• Konfigurowalny przez użytkownika interfejs analogowy (XADC), zawierający dwa 12-bitowe przetworniki analogowo-cyfrowe 1MSPS z wbudowanymi czujnikami termicznymi i zasilania.
• Plasterki DSP z mnożnikiem 25 x 18, 48-bitowym akumulatorem i modułem wstępnym zapewniającym wysoką wydajność filtrowania, w tym zoptymalizowane symetryczne filtrowanie współczynników.
• Wydajne płytki zarządzania zegarem (CMT), łączące pętlę synchronizacji fazowej (PLL) i bloki menedżera zegara w trybie mieszanym (MMCM), zapewniające wysoką precyzję i niski poziom jittera.
• Zintegrowany blok dla PCI Express® (PCIe), dla punktów końcowych i portów głównych x8 Gen3.
• Szeroka gama opcji konfiguracyjnych, w tym obsługa standardowych pamięci, 256-bitowe szyfrowanie AES z uwierzytelnianiem HMAC/SHA-256 oraz wbudowana detekcja i korekcja SEU.
• Niedrogie opakowania typu flip-chip łączone przewodowo, bez pokrywy i typu flipchip o wysokiej integralności sygnału, zapewniające łatwą migrację pomiędzy członkami rodziny w tym samym opakowaniu.Wszystkie pakiety dostępne w wersji wolnej od Pb oraz wybrane pakiety w opcji Pb.
• Zaprojektowane z myślą o wysokiej wydajności i najniższej mocy dzięki procesowi 28 nm, HKMG, HPL, technologii procesowej z napięciem rdzenia 1,0 V i opcji napięcia rdzenia 0,9 V dla jeszcze niższej mocy.
Układy FPGA firmy Xilinx (Field Programmable Gate Array) XC7K480T-2FFG1156I to FPGA, Kintex-7, MMCM, PLL, 400 we/wy, 710 MHz, 477760 ogniw, 970 mV do 1,03 V, FCBGA-1156, Zobacz zamienniki i alternatywy wzdłuż z arkuszami danych, zapasami, cenami od autoryzowanych dystrybutorów na FPGAkey.com, a także możesz wyszukiwać inne produkty FPGA.
Cechy
Zaawansowana, wysokowydajna logika FPGA oparta na technologii rzeczywistej 6-wejściowej tablicy przeglądowej (LUT), konfigurowalna jako pamięć rozproszona.
Dwuportowa blokowa pamięć RAM o pojemności 36 Kb z wbudowaną logiką FIFO do buforowania danych w chipie.
Wysokowydajna technologia SelectIO z obsługą interfejsów DDR3 do 1866 Mb/s.
Szybka łączność szeregowa z wbudowanymi wielogigabitowymi transceiverami od 600 Mb/s do maksymalnych szybkości 6,6 Gb/s do 28,05 Gb/s, oferująca specjalny tryb niskiego poboru mocy, zoptymalizowany pod kątem interfejsów chip-chip.
Konfigurowalny przez użytkownika interfejs analogowy (XADC), zawierający dwa 12-bitowe przetworniki analogowo-cyfrowe 1MSPS z wbudowanymi czujnikami termicznymi i zasilania.
Plasterki DSP z mnożnikiem 25 x 18, 48-bitowym akumulatorem i modułem wstępnym zapewniającym wysoką wydajność filtrowania, w tym zoptymalizowane symetryczne filtrowanie współczynników.
Potężne płytki zarządzania zegarem (CMT), łączące pętlę synchronizacji fazowej (PLL) i bloki menedżera zegara w trybie mieszanym (MMCM), zapewniające wysoką precyzję i niski poziom jittera.
Zintegrowany blok dla PCI Express (PCIe), dla punktów końcowych i portów głównych x8 Gen3.
Szeroka gama opcji konfiguracyjnych, w tym obsługa pamięci standardowych, 256-bitowe szyfrowanie AES z uwierzytelnianiem HMAC/SHA-256 oraz wbudowana detekcja i korekcja SEU.
Tanie opakowanie typu flip-chip z łączeniem przewodowym, bez pokrywy i opakowanie typu flipchip o wysokiej integralności sygnału, zapewniające łatwą migrację między członkami rodziny w tym samym opakowaniu.Wszystkie pakiety dostępne w wersji wolnej od Pb oraz wybrane pakiety w opcji Pb.
Zaprojektowany z myślą o wysokiej wydajności i najniższej mocy dzięki procesowi 28 nm, HKMG, HPL, technologii procesowej z napięciem rdzenia 1,0 V i opcji napięcia rdzenia 0,9 V dla jeszcze niższej mocy.